2023年12月18日发(作者：)

尊　＼　０　ｌ与应用　数控技术　基于ＦＰＧＡ的ＰＣＩ　Ｅｘｐｒｅｓｓ　３．０高速ＤＭＡ控制器设计　业青青刁节涛李楠孙兆林　ｆ国防科学技术大学电子科学与工程学院湖南长沙４１００７３）　摘要：ＰＣＩＥｘｐｒｅｓｓ３．０是最新的高速数据传输协议。本文介绍了基于ＦＰＧＡ的ＰＣＩＥｘｐｒｓｅｓ３．０的高速传输系统的ＤＭＡ控制器结构，并详细说明ＹＤＭＡ　控制器的逻辑设计。ＤＭＡ控制器基ｑ－Ｘｉｌｉｎｘ公司的Ｖｉｒｔｅｘ一７　ＦＰＧＡ　Ｇｅｎ３　ＩｎｔｅｇｒａｔｅｄＢｌｏｃｋ　ｆｏｒ　ＰＣＩ　Ｅ）【ｐｒｅｓ　核开发，封装成标准ＲＦｏ结构，这样可以方便地　连接采集数据源和回放目标系统。为了验证设计的功能及可靠性，本文搭建了基于ＰＣＩＥｘｐｒｅｓｓ３．０ｘ８通道的高速采集回放验证系统。实验表日月，ＤＭＡ控制　器达到设计指标。当ＤＭＡ传输大小为１６ＭＢ时，８通道的ＤＭＡ读／写速度均能达到４９００ＭＢｙｔｅｓ／ｓ，可满足大部分超高速数据采集回放系统传输的需要。　关键词：ＰＣＩ　Ｅｘｐｒｅｓｓ　３．０高速采集回放ＤＭＡ；ＦＰＧＡ　ＸＩＬＩＮＸ数据传输　中图分类号：ＴＰ３９　文献标识码：Ａ　文章编号：１００７—９４１６（２０１　５）０８—０００３—０５　Ａｂｓｔｒａｃｔ：Ｔｈｉｓ　ｐａｐｅｒ　ｉｎｔｒｏｄｕｃｅｓ　ａ　ｎｅｗ　ｓｔｒｕｃｔｕｒｅ　ｏｆＤＭＡ　ｃｏｎｔｒｏｌｌｅｒ　ｂａｓｅｄ　ｏｎ　ＦＰＧＡ　ｈｉ小ｓｐｅｅｄ　ｔｒａｎｓｍｉｓｓｉｏｎ　ｓｙｓｔｅｍ　ｗｉｔｈ　ＰＣＩ　Ｅｘｐｒｅｓｓ　３．０，ｅｘｐｌａｉｎｓ　ｔｈｅ　ｌｏｇｉｃａｌ　ｄｅｓｉｇｎ　ｏｆＤＭＡ　ｃｏｎｔｒｏｌｌｅｒ　ｉｎ　ｄｅｔａｉｌ　ａｎｄ　ｐａｃｋａｇｅｓ　ｉｔ　ｉｎｔｏ　ａ　ｓｔａｎｃｈｒｄ　ＦＩＦＯ　ｓｔｒｕｃｔｕｒｅ，ｗｈｉｃｈ　ｃａｎ　ｃｏｎｖｅｕｉｅｎｄｙ　ａｄｏｐｔ　ｔｏ　ｄａｔａ　ａｃｑｕｉｓｉｔｉｏｎ　ｏｒ　ｐｌａｙｂａｃｋ　ｓｙｓｔｅｍ．Ｉｎ　ｏｒｄｅｒ　ｔｏ　ｖｅｒｉ　ｔｈｅ　ｆｕｎｃｔｉｏｎ　ａｎｄ　ｒｅｌｉａｂｉｌｉｔｙ　ｏｆｔｈｅ　ｄｅｓｉｇｎ，ａ　ｈｉ　－ｓｐｅｅｄ　ｄａｔａ　ａｃｑｕｉｓｉｔｉｏｎ　ａｎｄ　ｐｌａｙｂａｃｋ　ｓｙｓｔｅｍ　ｂａｓｅｄ　ｏｎ　ＰＣＩ　Ｅｘｐｒｅｓｓ　３．０　Ｘ８　ｃｈａｎｉｌｅ１　ｓｉ　ｂｕｉＩｔ．Ｔｈｅ　ｅｘｐｅｒｉｍｅｎｔｓ　ｓｈｏｗ　ｔｈａｔ　ｔｈｅ　ｐｅｒｆｏｒｍａｎｃｅ　ｏｆｔｈｅ　ｓｙｓｔｅｍ　ｈａｓ　ａｃｈｉｅｖｅｄ　ｔｈｅ　ｄｅｓｉｇｎ　ｓｐｅｃｉｉｃａｔｆｉｏｎｓ．Ｔｈｅ　ｒｅａｄ／ｗｒｉｔｅ　ｓｐｅｅｄ　ｏｆＰＣＩ　Ｅｘｐｒｅｓｓ　３．０　Ｘ８　ｃｈａｎｎｅｌ　ＤＭＡ　ｃｏｎｔｒｏｌｌｅｒ　ｃａｎ　ｒｅａｃｈ　４，９００ＭＢｙｔｅｓ／ｓ　ｗｈｅｎ　ｈｅ　ｓｔｉｚｅ　ｏｆ　ｈｅ　ｔＤＭＡ　ｉｓ　１６ＭＢ，ｗｈｉｃｈ　ｃａｎ　ｍｅｅｔ　ｔｈｅ　ｔｒａｎｓｍｉｓｓｉｏｎ　ｎｅｅｄｓ　ｏｆｍｏｓｔ　ｏｆｔｈｅ　ｈｉ　一ｓｐｅｅｄ出ｔａ　ａｃｑｕｉｓｉｔｉｏｎ　ａｎｄ　ｐｌａｙｂａｃｋ　ｓｙｓｔｅｍｓ．　Ｋｅｙ　Ｗｏｒｄｓ：ＰＣＩ　Ｅｘｐｒｅｓｓ　３．０；Ｈｉ曲ｓｐｅｅｄ　ａｃｑｕｉｓｉｔｉｏｎ　ａｎｄ　ｐｌａｙｂａｃｋ；ＤＭＡ；ＦＰＧＡ，ⅪＬｌＮＸ，ｄａｔａ　ｔｒａｎｓｍｉｓｓｉｏｎ　１弓ｌ言　的新型ＤＭＡ控制器架构，以提高数据传输效率，通道带宽，灵活性和　随着海量数据传输存储系统的应用越来越广泛，对传输总线带　可靠性。硬件方面，我们基于ｘｉｌｉｎｘ公司的　ＦＰＧＡ芯片　　Ｃ，实现了ＰＣＩ　Ｅｘｐｒｅｓｓ　３．０的硬件接　宽的要求越来越高。高速串行总线以其优越的性能在数据传输系统　ＸＣ７ＶＸ６９０Ｔ－２ＦＦＧ１７６１软件方面，基于Ｗｉｎｄｏｗ￣Ｎ动内核，设计了支持ｓｃａｔｔｅｒ／ｇａｔｈｅｒ、　中得到了广泛的应用。这当中最具代表性的莫过于ＰＣＩ　Ｅｘｐｒｅｓｓ总　口；　Ｅｘｐｒｅｓｓ　３．０协　线。同时，伴随着ＦＰＧＡ技术的大规模的应用，越来越多的大型系统　ＭＳＩ中断等机制的上位机驱动。整个系统参照ＰＣＩ最终实现了以ＤＭＡ方式进行高速数据传输的验证平台，实　采用ＰＣＩ　Ｅｘｐｒｅｓｓ总线连接ＦＰＧＡ处理板和ＰＣ以实现数据的交互。　议规范，］ＰＣ端、由ＰＣ端到板卡的高速通信。　尽管很多ＦＰＧＡ公司推出了基于ＰＣＩ　Ｅｘｐｒｅｓｓ协议相关的ＩＰ硬核，　现了数据从板卡￣Ｉ但是掌握这些硬核的使用需要对ＰＣＩ　Ｅｘｐｒｅｓｓ协议具有一定的了　２　ＰＣＩ　Ｅｘｐｒｅｓｓ总线简介　解，而且直接使用硬核，带宽很小，开发难度大，移植性差等缺点这　ＰＣＩ　Ｅｘｐｒｅｓｓ总线技术是取代ＰＣＩ的第三代Ｉ／Ｏ技术。ＰＣＩ　些都是造成目前ＰＣＩ　Ｅｘｐｒｅｓｓ￣口设计的瓶颈。为了降低开发难度，　Ｅｘｐｒｅｓａｇ线是为计算机和通讯平台定义的一种高性能、通用Ｉ／Ｏ互　提高带宽和移植性，许多现有的方案是在ＰＣＩ　Ｅｘｐｒｅｓｓ硬核中加入　联总线。至今已经发布了３个正式版本：ＰＣＩ　Ｅｘｐｒｅｓｓ　１．０、ＰＣＩ　高速ＤＭＡ控制器单元，以此来达到设计需求。　Ｅｘｐｒｅｓｓ　２．０、ＰＣＩ　Ｅｘｐｒｅｓｓ　３．０。单向单通道带宽分别为：２５０ＭＢ／　本文提出了一种基于Ｘｉｌｉｎｘ　ＦＰＧＡ的ＰＣＩ　Ｅｘｐｒｅｓｓ　３．０接口　ｓ，５００ＭＢ／ｓ，１ＧＢ／ｓ。ＰＣＩ　Ｅｘｐｒｅｓｓ体系结构的设计非常先进，采　用了类似网络体系结构中ＯＳ１分层体系结构设计方案，如图２．１所　示。按照协议规范，ＰＣＩ　Ｅｘｐｒｅｓｓ总线的层次结构分为物理层　Ｔｒａｎｓａｃｔｉｏｎ　Ｔｒａｎｓａｃｔｉｏｎ　（Ｐｈｙｓｉｃａｌ　Ｌａｙｅｒ）、数据链路层（Ｄａｔａ　Ｌｉｎｋ　Ｌａｙｅｒ）和事物层　（Ｔｒａｎｓａｃｔｉｏｎ　Ｌａｙｅｒ）体系结构。　在性能方面，相比ＰＣＩ总线，ＰＣＩ　Ｅｘｐｒｅｓｓ总线具有以下特点：　Ｄａｔａ；Ｌｉｎｋ　Ｄａｔａ　Ｌｉｎｋ　（１）在数据传输模式上，ＰＣＩ　Ｅｘｐｒｅｓｓ采用差分串行传输方式，　条ＰＣＩ　Ｅｘｐｒｅｓｓ通道（称为ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｘ１）由２对差分信号线来　实现数据的发送和接收。　（２）ＰＣＩ　Ｅｘｐｒｅｓｓ￣有高速串行通信接口所特有的时钟恢复核　心，将时钟融合到传输的数据中，这样既减去了时钟管脚，又能大大　提高传输速度，突破了并行传输带宽的瓶颈。　（３）ＰＣＩ　Ｅｘｐｒｅｓｓ是采用点到点的互连方法，每个设备都由独立　的链路连接，独享带宽，大大提高传输效率。　（４）具有很好的灵活性，一个ＰＣＩ　Ｅｘｐｒｅｓｓ物理连接可以根据实　际需要配置成Ｘ１，Ｘ２，Ｘ４，Ｘ８，Ｘ１６及Ｘ３２链路模式。因此传输的速　度也就相应的成倍增长。　（５）ＰＣＩ　Ｅｘｐｒｅｓｓ传输的数据以协议定义的数据包（ｐａｃｋｅｔ）的形　图２．１　ＰＣＩ　Ｅｘｐｒｅｓｓ总线的层次结构　、　、　｝　＊　＊　Ｊ　一收稿日期：２０１５—０７—１４　作者简介：业青青（１９８７＿），男，汉族，江苏南京人，硕士研究生，学生，研究方向：嵌入式系统与固态存储技术。　

数控技术　＿＿十ｌ　数日啦术　图３．１　Ｘｉｌｉｎｘ　ＰＣｌ　Ｅｘｐｒｅｓｓ　３．０硬核　Ｔｘ缀　ｔ器　＿　地川／数　接｛Ｉ　一ｌ，ｌ…一…　Ｌ　……　“｝１＿　Ｒ　Ｃｏｅｍ控ｑｕｐ制ｅｌＳ　ｔ＆ｉｏ　－ｎ　ｑ　ＣｈａｎｎｅｌＯ卜　。。　ｃ　ｈ　ａｎｎ　ｅｌ（　）～一ｌ　”　“…”　ｌ一　一　～ｌ　～．…一…：一　．　ｌ一　Ｃｈａｎｎｅｌｌ卜　ｍｃｈａ凇ｎｎ　ｅｌ　＿＿图４．１主模块框架图　式进行传输，保障了数据传输的完整性和可靠性。　（６）ＰＣＩ　Ｅｘｐｒｅｓｓ协议加入了数据重传机制，提高了数据传输的　可靠性。　正是由于ＰＣＩ　Ｅｘｐｒｅｓｓ的这些技术特点，使得其越来越广泛的　应用在计算机系统架构及海量数据传输接口领域，特别是在加入了　高速ＤＭＡ控制器传输方式下，ＰＣＩ　Ｅｘｐｒｅｓｓ￣宽及传输效率大大提　高，因此在高速系统领域具有广阔的前景。　３系统框架　３．１　ＰＣＩ　Ｅｘｐｒｅｓｓ硬核设计　本文是基于Ｘｉｌｉｎｘ提供的ＰＣＩ　Ｅｘｐｒｅｓｓ　３．０硬核：Ｖｉｒｔｅｘ－７　ＦＰＧＡ　Ｇｅｎ３　Ｉｎｔｅｇｒａｔｅｄ　Ｂｌｏｃｋ　ｆｏｒ　ＰＣＩ　Ｅｘｐｒｅｓｓ　ｖ３．２（简称　Ｇ３ＩＢＰ）而设计的高速ＤＭＡ控制器。Ｇ３ＩＢＰ是高带宽、可扩展和可靠　的串行互联的解决方案，框架如图３．１所示，其中ｍ—ａｘｉｓ—ｒｑ一　，　，为数据信号（表３．１为信号接　口定义），用以实现与用户层的互联。Ｇ３ＩＢＰ支持ｘ１，ｘ２，ｘ４和ｘ８灵　活的链路配置，兼容ＰＣＩ　Ｅｘｐｒｅｓｓ　ｇｅｎ１（２．５ＧＴ／ｓ）、ＰＣＩ　Ｅｘｐｒ￣ｓ　ｇｅｎ２（５．ＯＧＴ／ｓ）、ＰＣＩ　Ｅｘｐｒｅｓｓ　ｇｅｎ３（８．ＯＧＴ／ｓ）￣种链路速度等级。　Ｇ３ＩＢＰＩＰ核实现了ＰＣＩ　Ｅｘｐｒｅｓｓ协议的物理层、数据链路层的报文　的处理，开发者只需将重心放在事物层］ｆ１　报文的处理上，这大大降　低了开发难度。　Ｇ３ＩＢＰ的组成架构如图３．１所示，主要由五大部分组成。ＡＸＩ４增　强型接口主要实现用户端数据的搬运；配置管理接口实现上位机与　ＰＣＩ　Ｅｘｐｒｅｓｓ设备之间的配置交互；配置中断控制器主要配置ＭＳＩ，　ＩＮＴｘ中断请求向量；时钟复位接口和ＰＣＩＥ接口负责同主板建立物　理层连接。　Ｇ３ＩＢＰ的关键接口定义如下（表３．１）：　３．２　ＤＭＡ传输过程分析　ｍ—ａｘｉｓｒｃ＿＊ｓａｘｉｓｃｑ＿，，ｓ＿ａｘｉｓｃｃ＿