2024年3月14日发(作者：)

系统级封装（Sip）问题的研究

1优势

1.1较短的开发时间

系统级封装产品研制开发的周期比较短，市场响应时间比较快。

全新的SoC需要耗费大量的时间和金钱，许多产品(特别是消费类产品)不堪重负。例

如，某些SoC的上市时间长达18个月，而SiP可以将该时间削减50%或更短。

1.2满足小型化需求，缩短互联距离

将原本各自独立的封装元件改成以SiP技术整合，便能缩小封装体积以节省空间，并

缩短元件间的连接线路而使电阻降低，提升电性效果，最终呈现微小封装体取代大片电路

载板的优势，又仍可维持各别晶片原有功能。

系统级封装可以使多个封装合而为一， 从而显着减小封装体积、重量，减少I／O引

脚数，缩短元件之间的连线，有效传输信号。SiP可以将微处理器、存储器(如EPROM和

DRAM)、FPGA、电阻器、电容和电感器合并在一个容纳多达四或五个芯片的封装中。与

传统的IC封装相比，通常最多可节约80%的资源，并将重量降低90%。

通过垂直集成，SiP也可以缩短互连距离。这样可以缩短信号延迟时间、降低噪音并

减少电容效应，使信号速度更快。功率消耗也较低。

1.3节约成本

系统级封装减少了产品封装层次和工序，因此相应地降低了生产制造成本，提高了产

品可靠性。虽然就单一产品而言封装制造成本相对较高。但从产业链整合、运营及产品销

售的角度来看，SiP产品开发时间大幅缩短，而且通过封装产品的高度整合可减少印刷电

路板尺寸及层数，降低整体材料成本，有效减少终端产品的制造和运行成本，提高了生产

效率

1.4能实现多功能集成

系统级封装可以集成不同工艺类型的芯片，如模拟、数字和RF等功能芯片，很容易

地在单一封装结构内实现混合信号的集成化。

1.5满足产品需求

第一，要求产品在精致的封装中具有更高的性能、更长的电池寿命和不断提高的存储

器密度；第二要求降低成本并简化产品

因SiP是将相关电路以封装体完整包覆，因此可增加电路载板的抗化学腐蚀与抗应力

（Anti-stress）能力，可提高产品整体可靠性，对产品寿命亦能提升。

SiP设计具有良好的电磁干扰抑制效果，对系统整合客户而言可减少抗电磁干扰方面

的工作

2劣势