2024年4月5日发(作者：)

Wuxi CSMC-HJ Semiconductor Co., Ltd.

无锡华晶上华半导体有限公司

Layout与mask tooling简介

LAYOUT与MASK TOOLING简介

作者：何松华

一、概述

在半导体集成电路的制造过程中，要进行多次光刻。光刻时需将硅片上的光刻胶做出与掩模版

上完全对应的几何图形，以实现选择性扩散或金属膜布线的目的。为此，必须先制备一组光刻掩模

版。要制备掩模版，必须先有版图和制版文件。LAYOUT就是版图设计。MASK TOOLING就是制版文件。

半导体集成电路制造之前的准备：

电路设计---→布图布线---→FRAME和制版文件制作---→制版---→Wafer Start

电路设计和布图布线都由设计公司完成。制版由掩模厂完成。我们LAYOUT部门做的是向掩模厂

提供FRAME和制版文件。

二、FRAME介绍

1． 什么是FRAME

FRAME就是将光刻对位标记、IN/OFF-LINE MONITOR、PCM测试模块、SPICE MODEL测试模块、

可靠性测试模块、DESIGN RULE CHECK测试模块等图形结合芯片的尺寸，按一定的要求组合起来

的总图。FRAME通常不包括芯片的图形，只是将芯片在FRAME中的位置留空，由制版厂将FRAME

和芯片的图形组合起来。

1-9 C级机密

Wuxi CSMC-HJ Semiconductor Co., Ltd.

无锡华晶上华半导体有限公司

Layout与mask tooling简介

2．FRAME的组成

2．1光刻对位标记

光刻对位标记是光刻对位用的。后面的层次曝光显影后留下的光刻胶图形对前一面层次刻

蚀后留下的台阶，若偏差超出工艺要求，则需重新涂胶再对位。

对位标记有对位游标、9-DOT、BOX-IN-BOX、SEARCH-MARK、LSA、FIA等。这些图形在FRAME

中按一定的要求摆放。

2．1．1对位游标

一般在FRAME的左上和右下各有一组。用于人工读取对位偏差。

2-9 C级机密