2024年4月19日发(作者：)

和holdup时间区别.

Answer:

建立时间：触发器在时钟沿来到前，其数据输入端的数据必须保持不变的时间

保持时间：触发器在时钟沿来到后，其数据输入端的数据必须保持不变的时间

2.多时域设计中,如何处理信号跨时域

Answer: 情况比较多，如果简单回答的话就是：跨时域的信号要经过同步器同步，防止亚稳态传播。例

如：时钟域1中的一个信号，要送到时钟域2，那么在这个信号送到时钟域2之前，要先经过时钟域2的

同步器同步后，才能进入时钟域2。这个同步器就是两级d触发器，其时钟为时钟域2的时钟。这样做是

怕时钟域1中的这个信号，可能不满足时钟域2中触发器的建立保持时间，而产生亚稳态，因为它们之间

没有必然关系，是异步的。这样做只能防止亚稳态传播，但不能保证采进来的数据的正确性。所以通常只

同步很少位数的信号。比如控制信号，或地址。当同步的是地址时，一般该地址应采用格雷码，因为格雷

码每次只变一位，相当于每次只有一个同步器在起作用，这样可以降低出错概率，象异步FIFO的设计

中，比较读写地址的大小时，就是用这种方法。

如果两个时钟域之间传送大量的数据，可以用异步FIFO来解决问题。

与register的区别,为什么现在多用register.行为级描述中latch如何产生的

区别不多说。为什么避免使用latch，因为设计中用latch会使设计后期的静态时序分析变的困难

（必须用的地方当然另当别论）。

行为级描述中latch产生的原因：多由于构造组合逻辑电路时，使用if或case语句，没有把所有的

条件给足，导致没有提到的条件，其输出未知。或者是每个条件分支中，没有给出所有输出的值，这就会

产生latch。所以构造组合逻辑电路时，其always语句中的敏感信号必须包括所有的输入端，每个条件分

支必须把所有的输出端的值都给出来。

NG NONBLOCKING 赋值的区别

Answer: 这个问题可参考的资料很多，讲的都很透彻，可以找一下。基本用法就是常说的“组合逻辑用BL

OCKING，时序逻辑用NONBLOCKING”。

与 MEELEY状态机的特征

Answer:

设计中同步复位与 异步复位的区别

Answer: 如果光说概念的话：同步复位在时钟沿采复位信号，完成复位动作。

异步复位不管时钟，只要复位信号满足条件，就完成复位动作。

象芯片的上电复位就是异步复位，因为这时时钟振荡器不一定起振了，可能还没有时钟脉冲。异步复

位很容易受到复位端信号毛刺的影响，比如复位端信号由组合逻辑组成，那组合逻辑输出产生的冒险，就

会使触发器错误的复位。

7.实现N位Johnson Counter,N=

8.用FSM实现101101的序列检测模块

9. 集成电路设计前端流程及工具。

10. FPGA和ASIC的概念，他们的区别

11. LATCH和DFF的概念和区别

Answer: LATC是H锁存器，DFF是触发器，其电路形式完全不同。

12. 用DFF实现二分频。

Answer: always @(posedge clk)

if (reset) begin

sel <= 1;

clk1 <= 1;

clk2 <= 1;

end

else begin

sel <= ~sel;

if (sel)

clk1 <= ~clk1;

else

clk2 <= ~clk2;

end

13. 用VERILOG或VHDL写一段代码，实现消除一个glitch

Answer: glitch主要发生在组合逻辑电路输出，可以加double DFF输出稳定信号。

14. 给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）

15. 用VERILOG或VHDL写一段代码，实现10进制计数器。

16. 给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于

关键路径。

17. A,B,C,D,E进行投票，多数服从少数，输出是F（也就是如果A,B,C,D,E中1的个数比0多，那么F

输出为1，否则F为0），用与非门实现，输入数目没有限制

18. 负数与正数相乘的问题： 1010（-6）*0010（2）

Answer：用补码相乘时应该进行相应的符号扩展，比如上面是4bit相乘，结果应该为8bit。这样符号扩

展后分别为和，然后再用这两个数直接相乘，结果为111110100，取其低8位，作为-6*2的结果。这也

是个补码形式，再判断一下高位恢复为原码，得到结果。

对简历上你所写做过的东西具体问，肯定会问得很细（所以别把什么都写上，精通之类的词也别用太多

了），这个东西各个人就不一样了，不好说什么了。

2.数字电路设计

当然必问Verilog/VHDL，如设计计数器

逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。

比如：设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数

1.画出fsm（有限状态机）

2.用verilog编程，语法要符合fpga设计的要求

系统方面：如果简历上还说做过cpu之类，就会问到诸如cpu如何 工作，流水线之类的问题

3.单片机、DSP、FPGA、嵌入式方面（从没碰过，就大概知道几个名字胡扯几句，欢迎拍砖，也欢迎牛

人帮忙补充）

如单片机中断几个/类型，编中断程序注意什么问题

DSP的结构（冯.诺伊曼结构吗？）

嵌入式处理器类型(如ARM)，操作系统种类（Vxworks,ucos,winCE,linux），操作系统方

面偏CS方向了，在CS篇里面讲了

4.信号系统基础

拉氏变换与Z变换公式等类似东西，随便翻翻书把

如.h(n)=-a*h(n-1)+b*δ(n) a.求h(n)的z变换 b.问该系统是否为稳定系统

c.写出F IR数字滤波器的差分方程

以往各种笔试题举例

利用4选1实现F(x,y,z)=xz+yz'

用mos管搭出一个二输入与非门。 用传输门和倒向器搭一个边沿触发器

用运算放大器组成一个10倍的放大器

微波电路的匹配电阻。

名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipeline

IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器)，FIR IIR DFT(离散傅立叶变

换）或者是中文的，比如 a量化误差 b.直方图 c.白平衡

1.什么是Setup 和Holdup时间？

建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要

保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足

建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。

如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称

为建立时间裕量和保持时间裕量。

2什么是竞争与冒险现象？怎样判断？如何消除？

在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫

竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：

一是添加布尔式的消去项，二是在芯片外部加电容。

3 用D触发器实现2倍分频的逻辑电路？

Verilog描述：

module divide2( clk , clk_o, reset);

input clk , reset;

output clk_o; wire in;

reg out ;

always @ ( posedge clk or posedge reset)

if ( reset) out <= 0;

else out <= in;

assign in = ~out;

assign clk_o = out;

endmodule

4 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？

线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用

oc门可能使灌电流过大，而烧坏逻辑门。 同时在输出端口应加一个上拉电阻。

5 什么是同步逻辑和异步逻辑？

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

6 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、

所存器/缓冲器）。

7 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？

12，5，3.3 TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有

在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端

口加一上拉电阻接到5V或者12V。

8 可编程逻辑器件在现代电子设计中越来越重要，请问：你所知道的可编程逻辑器件有哪些？

PAL，PLD，CPLD，FPGA。

9 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。

module dff8(clk , reset, d, q);

input clk; input reset;

input [7:0] d;

output [7:0] q;

reg [7:0] q;

always @ (posedge clk or posedge reset)

if(reset) q <= 0;

else q <= d;

endmodule

10 设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包

括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题？ 电源的稳定上，

电容的选取上，以及布局的大小。

11 用逻辑门和cmos电路实现ab+cd

12 用一个二选一mux和一个inv实现异或