2024年6月5日发(作者：)

(19)中华人民共和国国家知识产权局

(12)发明专利说明书

(21)申请号 CN99812223.8

(22)申请日 1999.10.08

(71)申请人 施蓝姆伯格系统公司

地址 法国蒙特鲁日

(72)发明人 罗伯特·莱迪尔 比阿特丽斯·龙瓦洛特

(74)专利代理机构 柳沈知识产权律师事务所

代理人 陶凤波

(51)

H01L23/552

G06K19/073

(10)申请公布号 CN 1323448 A

(43)申请公布日 2001.11.21

权利要求说明书 说明书 幅图

(54)发明名称

芯片

(57)摘要

本发明涉及一个用于便携式物品特

具有防止电磁辐射作用的集成电路

别是卡格式物品的芯片(5),该芯片包括一个

上面集成有确定一个中央处理单元和存储

单元的有源表面(13)上的硅衬底层(12),本发

明的特征在于,芯片(5)还包括具有防止波长

大于1μm的红外电磁辐射作用的物理手段

(17,19,20),本发明特别适用于芯片卡上。

法律状态

法律状态公告日

法律状态信息

法律状态

权 利 要 求 说 明 书

1．一种芯片(5)，用于含芯片便携式物品，特别是含芯片的卡片格式的物品，该芯

片首先包括一个硅衬底层(12)，在其有源表面(13)上集成一些确定一个中央处理单

元和存储器的电路，其次包括一个覆盖所述有源表面(13)的至少一部分的附加硅层

(14)，所述芯片的特征在于：还包括一些用提供具有防止在波长比1μm大的红外范

围电磁辐射作用的物理手段(17,20,21)。

2．如权利要求1所述的芯片(5)，其特征在于：所述的物理手段(17,20,21)包括具有

防止在红外范围的电磁辐射作用的物理手段。

3．如权利要求2所述的芯片(5)，其特征在于：所述物理手段(17,20,21)包括具有防

止在紫外光、可见光和红外光的电磁辐射作用的物理手段。

4．如权利要求1、2或3所述的芯片(5)，其特征在于：所述的附加硅层(14)通过一

个密封层(15)与有源表面(13)密封。

5．如权利要求1、2、3或4所述的芯片(5)，其特征在于：用于具防止电磁辐射作

用的物理手段包括硅掺杂物(17)。

6．如权利要求5所述的芯片(5)，其特征在于所述硅掺杂物(17)的浓度在每

cm31017～1020个原子的范围内，最好在约每

cm31019个原子的范围内。

7．如权利要求5或6所述的芯片，其特征在于：所述的掺杂物(17)包括磷或硼。

8．如权利要求5、6或7所述的芯片(5)，其特征在于：所述的硅掺杂物(17)以其部

分远离其有源表面(13)的方式存在在硅衬底层(12)中。

9．如权利要求5、6、7或8所述的芯片(5)，其特征在于：所述的硅掺杂物(17)存

在在附加的硅层(14)中。

10．如权利要求1、2、3、4、5、6、7、8或9所述的芯片(5)，其特征在于：所述

的具有防止电磁辐射作用的物理手段由表面的不规则性(20)形成。

11．如权利要求10所述的芯片(5)，其特征在于：所述的表面不规则性(20)形成在

远离其有源表面(13)的硅衬底层(12)的后表面(6)上。

12．如权利要求10或11所述的芯片(5)上，其特征在于：所述的表面不规性(20)配

置提供在附加硅衬底层(14)的底面(19)上。

13．如权利要求10,11或12所述的芯片(5)，其特征在于：所述表面不规则性(20)提

供在附加硅衬底层(14)的顶面(18)上。

14．如权利要求1、2、3、4、5、6、7、8、9、10、11、12或13所述的芯片(5)，

其特征在于：所述的具有防止电磁辐射作用的物理装置由至少一层金属层21构成。

15．如权利要求14所述的芯片，其特征在于：所述的金属膜(21)的厚度大于50

最好是约100

16．如权利要求14或15所述的芯片(5)，其特征在于：所述的金属层(21)的配置在

附加层(14)的底面(19)上。

17．如权利要求14,15或16所述的芯片(5)，其特征在于所述的金属层配置在附加

硅层(14)的顶面(18)上。

。

，

18．如权利要求14,15,16或17所述的芯片，其特征在于：所述的金属层(21)配置

在硅衬底层(12)的后表面(6)上。

说 明 书

本发明涉及用于安装在便携式物品中特别是在卡片格式的便携式物品中的集成电路

(IC)芯片。

IC卡通常用在必需能可靠地存储和处理保密的信息的应用中，例如卫生、通话，

收费电视或例如作为电子钱包应用的银行。

这样的卡是一个具有一个IC或是一个里面安装一个集成电路的塑料卡片。

在该芯片中，集成电路形成逻辑单元的复杂连接，在该集成电路中一个中央处理单

元(CPU)通过数据总线和地址总线分配和控制存储在RAM、ROM或EEPROM型

存储器中的信息。

传统的逻辑单元是CMOS型的。它们由一个P型第一MOS晶体管和一个N型第

二晶体管构成，所述两个晶体管相串联连接并由一个公用逻辑控制信号控制，所述

公共逻辑信号由存在在电路的输入端的电信号和被包含在ROM或EEPROM存储

器中的程序或被有关的电子电路产生的电子信号的共同作用产生。作为逻辑控制信

号的作用，是使在价带与导带之间的电荷分布改变，从而引起所述的两个晶体管的

控制切换增加。

然而，某些能源也可能改变这种电荷分布，这种情况特别适合于电磁辐射，而特别

是在从紫外到红外范围的电磁辐射。结果会导致下述情况发生：当利用这样的辐射

照射所述芯片的一个区域即一组单元时，可以使在所述单元组中的一些晶体管不受

逻辑电路发出的任何电控制地发生转换。

这就是为什么攻击者能够在不破坏电路的条件下接近秘密的原因，攻击者通过把一

个芯片的Vdd,Vss，时钟，I/O和复位垫连接起来，然后用在紫外光，可见光或红

外光范围内的聚焦的电磁辐射照射在该芯片的电路的一个适合的区域上，并持续由

攻击者选的时间t，就可以引起在所述区域内的晶体管发生转换，因此改变了编程

在该芯片的存储器中的正常操作程序，并且特别是能使芯片完成在正常条件下是非

法的操作。

尽管用于防止集成电路不受电磁辐射作用的公知的手段一直在开发，但这些手段包

含的软件的特征都是：在芯片的ROM和EEPROM存储器中的程序非常多与并与

核查组件相连。然而这些公知的手段不仅不能有效地防止“光”攻击，而且还具有因

需要占用芯片中的大量存储空间而使完成所需要的操作的执行速度明显下降的缺点。

鉴于公知手段中存在的上述问题，本发明寻找要解决的技术问题是，提供一种用于

包含芯片的便携物品的芯片，特别是包含芯片的卡片格式的物品的芯片，该芯片首

先包括一个在有源表面上集成一些确定一个中央处理单元和存储器的电路的硅衬底

层，还包括一个至少覆盖所述有源表面的一部分的附加硅层，从而使该芯片对在紫

外光、可见光和红外光范围内的电磁辐射不敏感。

按照本发明，解决这个技术问题的手段在于：所述的芯片还包括具有防止在波长比

1μm长的红外光范围内的电磁辐射作用的物理手段。

具体地说，具有防止电磁辐射作用的这些物理手段是硅的掺杂物，或者由表面的不

规则性构成或者由至少一个金属层构成。

通过下面结合附图的非限定性的描述可以更加清楚理解本发明。附图中：

图1具有一个本发明的芯片的卡的透视图；

图2是包括本发明的一个芯片的组件的透视图；

图3A和3B是表示本发明的两类芯片的透视图；

图4A、4B和4C是表示本发明的一芯片的第一实施例的三个改型横剖视图；

图5A和图5B是表示本发明的手段提供给该芯片的防止光作用的效果的曲线；

图6A,6B,6C和6D是表示通过本发明的芯片的第二实施例的四个变型例的剖视图；

以及

图7A,7B,7C和7D是表示通过本发明芯片的第三实施例的四个变型例的剖视图。

虽然是以灵巧卡为例来讨论本发明的，但本发明在本质上也适用于安装在便携式物

品例如一个微型卡格式或一个电子标签式用户识别组件(SIM)上的集成电路。

灵巧卡是一种需要接触和/或不需要接触就能操作的标准的便携式物品，它特别被

ISO标准7810和7816限定，这两个标准的内容作为参考结合与对本发明的描述中。

如图1所示，灵巧卡首先包括一个塑料卡体2，还包括一个具有一些保持在与卡体

2的表面齐平状态的区域4。

卡体2是由可以是热塑性塑料也可以是热固性塑料的塑料材料制造。它构成一个扁

平的方形的平行六面体形状，它的长度约85mm，宽度约54mm，厚约0.76mm。

在图2中所示的电子组件3包括一个通过其后表面6固定到包括上述那些接触区4

的环氧树脂厚度7上的集成电路即芯片器件5。在芯片5上的接触垫8借助于从孔

10的开口穿出后通过环氧树脂厚度7的金属丝与所述的区域电连接。由芯片5和

引线9构成的组件埋入在保护树脂11中。

本发明的芯片5形成一个小的方形平行六面体形，实际上有一个约2mm边和约几

百μm例如200μm厚度，芯片5有两个主要类型。

在如图3A所示的第一种类型中，芯片5有一个上面集成有所述的那些电路的有源

表面13和一个与所述有源表面13相背的面即背面6。然而有源层13被覆盖在一

个硅附加层14里面，所述的硅附加层14通过一个密封层15密封到所述面13上。

附加层14有一个顶面18和一个与密封层接触的底面19。优选的是使密封层15和

附加层14覆盖整个有源表面13或至少覆盖除去接触垫8的有源表面13的大部分

上，接触垫8通过贯穿所述层14和15形成的开孔或“孔隙”始终保持在可接近的状

态。在实际上，所述各种层的厚度如下：深衬底层：约15μm，附加层：约150μm，

密封层约10μm。

不管上述的那种类型的芯片，本发明的芯片3都具有防止光作用的物理手段，即防

止在紫外光，可见光和红外光范围的电磁辐射的手段，所述的范围被如下的波长限

定：

紫外光：10nm＜λ＜400nm；

可见光：400nm＜λ＜700nm；以及

红外光：0.7μm＜λ＜0.1mm

在图4A,4B和4C所示的本发明第一实施例中，这些手段是硅掺杂物17。在本征的

硅晶体中，所有的或几乎所有的原子都是硅原子。如图5A所示，一个本征的单晶

硅在300°(K)下对大部分可见光和波长大于0.7μm的紫外光谱的电磁辐射是不透明

的，其吸收系数大于100cm-1。然而这个吸收系数在波长大于1μm，

即大致相应于红外光范围的电磁波谱衰减得非常快。因此远红外辐射能透过本征硅

晶体。

如图5B所示，在存在有Nd=1019原子/cm3的浓度的掺杂

物时，光的吸收系数始终大于100cm-1，不仅在波长比1μm短的情况

下，而且在比其长的情况下也是这样。甚至可以发现，吸收系数在波长从1μm增

加到10μm时均匀地增加。

这样一来，传统的用于改变硅的半导体性质的掺杂物可以用来改变硅本征半导体的

光吸特性，从而使它的吸收系数在波长大于1μm即在红外光的范围内的情况下明

显增加。

在本发明中，掺杂物17的原子是与硅原子的化学性质不同的原子，掺杂物17的存

在引起在本征硅晶格中的缺陷增加，这些原子例如可以是磷或硼原子。在硅中存在

的掺杂原子的数目在1019～1020个原子/cm3，

最好是1019个原子/cm3。在给定波长和厚度下的光吸收系

数随着掺杂物的浓度增加而增加。

掺杂物17可以在生长单晶硅的同时掺入该晶格中，或者可以对它们在惰性气氛下

进行高温扩散，或使它们经过离子注入处理。

掺杂物17可以存在在第一种类型芯片5或第二种类型的芯片5的硅衬底层12中。

掺杂物17也可以掺在第二种类型芯片5的附加层中。

在表示第二种类型的芯片5的图4A的变型例中，掺杂物17存在在芯片5的附加

层中。这些掺杂物均匀分布在整个层14上。但是也可以使掺杂物只集中在所述层

14的一部分厚度上，特别是集中在靠近芯片顶面18的那部分所述层中。

在表示第一种类型的芯片5的图4B的变型例中，掺杂物17存在在芯片5的衬底层

12中，这些掺杂物17集中在所述衬底层12的后部上。因此不会使掺杂物对电导

的效应干扰芯片5的有源表面13上的集成电路的正确操作。

在表示第二类型的芯片5的图4的变型例中，掺杂物17存在在芯片5的衬底层12

及其附加层14中。

在图6A,6B和6C中示出的本发明的第二实施例中，具有防止光作用的物理手段是

通过形成在硅层的表面上可见的表面不规则性20。这些表面不规则性可以在第二

种类型的芯片5的硅衬底的后表面上或者在附加层14的顶面和/或底面上。

作为例子，这些表面不规则性20通过形成在衬底层或附加层上有待处理的整个表

面上形成一些凹槽和凸起。这些凹槽的深度和凸起的高度在几个μm的数量级上。

在实际上，这些不规则性20通过蚀刻硅，例如借助于干式技术例如机械磨蚀或者

湿式技术例如在氢氧化钠溶液中进行加工。

聚焦的入射电磁辐射，特别是例如波长大于1μm的电磁辐射，特别是红外辐射被

这些不规则的硅壁部分反射和部分透射，由于被反射衰减和以这方式分散，使该辐

射已不能到达攻击者期望的目标，因此攻击者已不可能再预言哪些目标会最终达到。

这将攻击变得不可能。

在表示第二类型的芯片5的图5的变型例中，不规则性20形成在与密封层15接触

的附加层14的面上。

在表示第一类型的芯片5的图6B的变型例中，不规则性20形成在硅衬底层的后

表面中。

在表示第二类型的芯片5的图6C的变型例中，不规则性20形成在附加层的表面

18中。

在表示第二类型的芯片5的图6D的变型例中，不规则性20形成在芯片5的附加

层14的顶面18中，在其底部面19中和在后面6中。

在图7A,7B和7C中示出的本发明的第三实施例中，物理防护手段是通过把金属层

21结合在硅的衬底层12或附加层14的两个面的至少一个面上，所述金属层的厚

度大于50

作为例子，所述的金属层可以是铝层、钯层或一个由金属底层，例如镍、铬和金层

构成叠层。

表面可以通过真空沉积金属化。

金属层反射或吸收所有可能照明电路的光。因此用光学显微镜检查集成电路的有源

表面已不再可能，使用红外技术观察也不再可能。

在表示第二种类型芯片的图7A的变型例中，金属层21定位附加层14和密封层15

之间。

在表示第一种类型的芯片的图7B的变型例中，金属层21定位在衬底层的后表面

上。

在表示第二种类型的芯片5的图7C变型例中，金属层12定位在附加层14的顶面

18上。

在表示第二种类型的芯片5的图7D的变型例中，第一金属层定位在附加层14与

密封层15之间，而第二金属层定位在衬底层12的后表面上。

显然，本发明不限于上述的那些变型例，可以在该芯片5上利用不同的防护手段。

不难看出，把一个附加层设置在第一种类型的芯片的有源表面上和/或设置用于防

止电路受光的作用的上述手段可以顺次按照用于生产集成电路的传统的步骤进行。

结果可以保持传统的芯片生产线。并且，本发明的芯片不管是第一种类型还是第二

，例如约100。

种类型，其尺寸都与在现有技术状态的传统芯片相同，结果制造组件的生产线可以

保持操作用于制造本发明的芯片。

还可以看出，具有防止光作用的物理手段可以覆盖所有的集成电路，也可以只覆盖

其中的一些集成电路，如果只覆盖所述集成电路的某些部分，则这些部分是最关键

部分，即是对用光进行攻击敏感的部分，和被这样的光产生的扰动可以危害芯的整

体性并包含秘密的内容的那部分。具体地说，这些关键部分可以由用于对

EEPROM存储单元编程的电压倍增器、用于读出这些存储器的内容的放大器和某

些非永久保持的存储器或中央处理单元(CPU)的寄存器(RAM)构成。