2024年6月9日发(作者：)

创作时间：二零二一年六月三十日

之马矢奏春创作

创作时间：二零二一年六月三十日

在NB电路的架构框图中,我们可以看到PCH和EC之间通过

LPC总线连接,在MB板上也会看到EC芯片旁边有一个JDEBUG的

connector,其也与LPC总线相连,用于主板诊断.下面将对LPC总

线做一些简单介绍,希望能够帮手年夜家了解LPC的工作原理：

1、

LPC总线

LPC（Low Pin Count）是基于 Intel 标准的33 MHz 4 bit

并行总线协议（但目前NB系统中LPC的时钟频率为24MHz,可能

是由于CPU平台的不竭发展招致的,后面会具体分析）,用于取代

以前的 ISA 总线协议,但两者性能相似,都用于连接南桥和Super

I/O芯片、FLASH BIOS、EC等设备（由于目前EC芯片中整合了

Super I/O功能,所以我们在NB系统中看不到LPC总线上挂有

Super I/O芯片了）.

传统ISA BUS速率年夜约在7.159~8.33MHz,提供的理论尖峰

传输值为16MB/s,可是ISA BUS与传统的PCI BUS的电气特性、

信号界说方式迥异,使得南桥芯片、Super I/O芯片浪费很多针脚

来做处置,主板的线路设计也显得复杂.为此,Intel界说了LPC接

口,将以往ISA BUS的地址/数据分离译码,改成类似PCI的地址/

创作时间：二零二一年六月三十日

创作时间：二零二一年六月三十日

数据信号线共享的译码方式,信号线数量年夜幅降低,工作速率由

PCI总线速率同步驱动（时钟同为33MHz）,虽然改良过的LPC接

口一样维持最年夜传输值16MB/s,但信号管脚却年夜幅减少了

25~30个,以LPC接口设计的Super I/O芯片、Flash芯片都能享

有脚位数减少、体积微缩的好处,主板的设计也可以简化,这也是

取名LPC——Low Pin Count的原因.

2、LPC总线的接口管脚

LPC总线由7个必选信号和6个可选信号组成,具体如下表所

示：

表 32 LPC总线可选信号列表

信号

LDRQ#

SERIRQ

CLKRUN#

LPME#

LPCPD#

LSMI#

外设

O

I/O

OD

OD

I

OD

Host设备

I

I/O

I/OD

I/OD

O

I

信号描述

外设进行DMA or bus mastering把持的总线请求信号,一

对一,外设之间不能共享同一个LDRQ#

中断请求信号

外设进行DMA or bus mastering把持才会需要该信号,用

于停止PIC bus,同PCI CLKRUN信号

电源管理唤醒,与PCI PME相似

Power Down

SMI信号 系统管理中断

MB板上的JDEBUG connector有12pin,没有连接LRESET#信

号,只连接了其余的6个必选信号,为主板诊断提供接口,其中

CLK_DEBUG由PCH提供,24MHZ：

EC与PCH连接的LPC总线中除包括7个必选信号,还包括

SEEIRQ和CLKRUN#信号.这里需要注意的是JDEBUG的CLK信号与

连接EC和PCH的LPC总线中CLK信号其实不是同一个信号.PCH

创作时间：二零二一年六月三十日