2024年4月27日发(作者：)

1软件总体架构图

软件结构如图1.1所示：

图1.1 FPGA数据采集软件架构图

以上是系统的软件结构框图，我们下面将就具体每一个步骤的设计进行一个简要的描

述：

2 MicroBlaze IP核设计

IP字面意思是知识产权，在微电子领域，具有知识产权的功能模块成为IP Core或IP

核。IP可以用来生成ASIC和PLD逻辑功能块，又称为虚拟器件VC。IP核可以有很多种，

比如UART 、CPU、以太网控制器、PCI接口等。根据IP核描述的所在集成电路的设计层

次，IP可以分为硬IP、软IP、固IP。硬IP的芯片中物理掩膜布局已经得到证明，所有的

验证和仿真工作都已经完成，用它可以直接生产硅片，系统设计者不能再对它进行修改。

而软IP是以行为级和RTL级的Verilog 或VHDL代码的形式存在，它要经过逻辑综合和

版图综合才能最终实现在硅片上。固IP则介于两者之间。

Xilinx 公司的MicroBlaze32位软处理器核是支持CoreConnect总线的标准外设集

合。MicroBlaze处理器运行在150MHz时钟下，可提供125 D-MIPS 的性能，非常适合设

计针对网络、电信、数据通信和消费市场的复杂嵌入式系统。

1．MicroBlaze 的体系结构

MicroBlaze是基于Xilinx公司FPGA的微处理器IP核，和其它外设IP核一起，可以完成

可编程系统芯片(SOPC)的设计。MicroBlaze处理器采用RISC架构和哈佛结构的32位指令

和数据总线， 可以全速执行存储在片上存储器和外部存储器中的程序， 并访问其中的数

据， 如图4.1所示

图2.1 MicroBlaze 内核结构框图

(1)内部结构

MicroBlaze 内部有32个32位通用寄存器和2个32位特殊寄存器—— PC指针和MSR

状态标志寄存器。为了提高性能，MicroBlaze还具有指令和数据缓存。所有的指令字长都

是32位，有3个操作数和2 种寻址模式。指令按功能划分有逻辑运算、算术运算、分支、

存储器读/写和特殊指令等。指令执行的流水线是并行流水线， 它分为3级流水：取指、译

码和执行，如图4.2所示。

图2.2 MicroBlaze 的流水线

(2)存储结构

MicroBlaze是一种大端存储系统处理器，使用如图4.3所式的格式来访问存储器。

图2.3 大端数据格式

(3)中断控制和调试接口

MicroBlaze 可以响应软件和硬件中断，进行异常处理， 通过外加控制逻辑， 可以

扩展外部中断。利用微处理器调试模块(MDM)IP核，可通过JTAG接口来调试处理器系统。

多个MicroBlaze处理器可以用1个MDM来完成多处理器调试。