2024年5月5日发(作者：)
电子发烧友 电子技术论坛
应用指南
检验DDR, DDR2和DDR3 SDRAM
命令和协议
跟上更加复杂、更短设计周期的步伐
不只计算机存储器系统一直需要更大、更快、功率更低、物理尺寸更小的存储器，嵌入式系统
应用也有类似的要求。本应用指南介绍了逻辑分析仪在检验DDR, DDR2和DDR3 SDRAM命
令和协议中的能力。
/memory 1
ÓÉ Foxit PDF Editor ±à¼-
°æȨËùÓÐ (c) by Foxit Software Company, 2004
电子发烧友 电子技术论坛
½öÓÃÓÚÆÀ¹À¡£
检验DDR, DDR2和DDR3 SDRAM命令和协议
应用指南
引言
DRAM的异步操作特性在连接同步处理器时导致了许多
设计挑战。SDRAM (同步DRAM)采用专门设计，以实
现DRAM与计算机系统其余部分同步操作，而不需定
义基于序列模式的存储器操作。SDRAM的技术演进，
如DDR SDRAM，已经迅速提高了存储器的数据速率性
能。DDR, DDR2和DDR3 SDRAM都通过从存储控制
器主机向存储器发送的存储器命令进行控制。
SDRAM
DDR-266
DDR-333
DDR-400
DDR2-400
DDR2-533
DDR2-667
DDR2-800
DDR2-1066
DDR3-800
DDR3-1066
DDR3-1333
DDR3-1600
表1. SDRAM标准
数据率 MT/S
266
333
400
400
533
667
800
1066
800
1066
1333
1600
时钟 MHz
133
166
200
200
267
334
400
533
400
533
667
800
VDD V
2.5
2.5
2.5
1.8
1.8
1.8
1.8
1.8
1.5
1.5
1.5
1.5
DDR, DDR2和DDR3 SDRAM
一直都有这样的需求，就是存储器要容量更大、速度更
快、功耗更低以及物理尺寸更小。这些需求推动着
DRAM技术的进步。近几年中，主流DRAM技术有很
多主要提升，如SDRAM（同步DRAM），DDR（双数
据率）SDRAM，DDR2(双数据率2)SDRAM，DDR3(双
数据率3)SDRAM。
DDR(双数据率)SDRAM通过提升时钟速率、猝发式数
据以及在一个时钟内传输两个数据位，提升了内存的数
据率性能。
DDR2(双数据率2)SDRAM在DDR的基础有一些进步。
DDR2 SDRAM时钟速率更高，这样就增加了内存的数
据速率。但在时钟速率增长的情况下，可靠的内存处理
对信号完整性的要求更为苛刻。随着时钟速率增长，电
路板上的信号路径变成了传输线，这样正确的布线和信
号走线末端端接变得至关重要。
DDR3 SDRAM是革命性的技术提升，它将SDRAM速
度推到了800Mb/s以上。DDR3 SDRAM支持六种数据
速率和时钟速度。DDR3-800/1066/1333 SDRAM在
2007年实现，而DDR3-1600在2008年。预计DDR3-
1866/2133会在2009年实现。DDR3-1066 SDRAM相
比DDR2-800 SDRAM有更小的功耗，这是因为DDR3
SDRAM的工作电压是1.5V，只有DDR2 SDRAM 1.8V
工作电压的83%。而且，DDR3 SDRAM的数据DQ驱
动器使用了比DDR2 SDRAM的18欧姆更高的34欧姆
匹配阻抗。DDR3 SDRAM的存储容量从512Mb起，将
来会提升到8Gb。DDR3 SDRAM数据输出宽度配置包
括X4、X8和X16。DDR3 SDRAM有8组，而DDR2
SDRAM根据存储容量大小可能是4组或8组。
DDR2和DDR3 SDRAM都有4个模式寄存器。DDR2
定义了前两个寄存器，其余两个保留，以待为未来应用
需要。DDR3使用了所有的4个。一个明显的区别是，
DDR2模式寄存器为读取操作定义了CAS延迟时间，写
延时比寄存器中的读延时少一个周期即可。而DDR3
SDRAM模式寄存器则为CAS读延时和写延时制定了
了独立的设置。DDR3 SDRAM使用8n预取结构，这样
可以在4个时钟周期内传输8个数据字。DDR2 SDRAM
使用4n预取结构，于是可以在2个时钟周期内传输4个
数据字。DDR3 SDRAM模式寄存器被设置为支持突发
突变模式，这种模式在读取或写入命令中将地址12线
设为低，以把本来的8个数据字传输缩短为4个数据字。
突发突变和同时使用在DDR2与DDR3中的地址10线
读写预充电功能的概念十分类似。
2 /memory
发布评论