2023年12月18日发(作者：)

必要信号可选信号地址/数据与指令接口控制仲裁系统错误报告AGP状态AD[31::0]SBA[7:0]SERR#C/BE[3:0]#PME# PARPEQ#FRAME#PIPE#TRDY#RBF#IRDY#WBF#STOP#AGPAD_STB0DEVSEL#CompliantAD_STB0#IDSELMasterAD_STB1DeviceAD_STB1#GNT#SB_STBCLKSB_STB#RST#INTA#PERR#INTAB#USB+ST[2::0]USB-OVRCNTAGP主控的必要信号和可选信号边带寻址端口系统错误 电源管理管道化请示缓冲满A/D总线选通边带地址选通中断请求USB信号

必要信号可选信号SERR#AD[31::0]地址/数据与指令PME#C/BE[3:0]# PARWBF#FRAME#TRDY#AD_STB0#IRDY#接口控制STOP#AD_STB1#DEVSEL#IDSELAGPSB_STB#仲裁GNT#CompliantCLK系统RST#Target错误报告PERR#DeviceINTA#INTAB#AGP状态ST[2::0]PIPE#管道请求边带寻址端口SBA[7:0]AD_STB0AD_STB1 SB_STBRBF#AGP目标的必要信号和可选信号

AGP各引脚定义

AD[31::0]－地址/数据总线

系统错误 电源管理缓冲满A/D总线选通边带地址选通中断请求

AD总线在数据传输事务中是联结主控与目标的物理数据线路。在写事务中，主控是AD总线的数据源，而在读事务中，目标是AD总线的数据源。在快写事务中，目标（核心逻辑）通过AD总线将数据提供给主控（图形加速器）。

C/BE[3::0]#－命令/字节使能总线

命令/字节使能总线有两种用途：

当通过AD和C/BE总线（而不是SBA端口）发布事务请求时，4位的事务类型被设置在C/BE[3::0].

在一个数据事务中，C/BE[3::0]＃的状态表明正在传送当前双字中的哪些字节，当前双字中的相关字节正在传送时，字节使能信号被置为低电平。

在写事务中：

C/BE[0]#对应数据线0，或AD[7::0]

C/BE[1]#对应数据线1，或AD[15::8]

C/BE[2]#对应数据线2，或AD[23::16]

C/BE[3]#对应数据线3，或AD[31::24]

像在PCI中一样，字节使能的任意组合都是合法的，字节使能可以从一个双字变为下一个。

PAR－等价位

必须由作为事务数据源的代理来主动设置，在这种情况下，当主控发出PIPE#信号时术语“数据”可以是主控发出的请求信息（起始地址，传输长度和命令）。

AGP请求

PIPE#－输运请求

当仲裁器授权主控排列事务请求时，AGP发出PIPELINE信号。Pipe＃信号仅用于事务请求是在AD和C/BE总线上发送而不是在SBA端口发送的场合，当Pipe＃信号置效时，表示AD总线中包含着有效的起始地址和传输长度，而C/BE总线中包含着有效的指令。这被称为一个全宽事务请求。在Pipe＃信号保持置效的期间内AGP时钟周期在每一个上升沿将一个事务请求排入队列。

SBA[7::0]－边带地址总线

与在AD和C/BE总线上发出事务请求不同，边带寻址窗口（SBA）能够被AGP主控用来对AGP目标发出请求。启用SBA端口可使AD和C/BE总线专门用于数据传输。目标将忽略SBA，除非这一特点在它的AGP,PCI命令集中的第9位被设置，SBA[7::0]的值为FFh时表示NOP，并对目标指示出当前在SBA 端口没有命令存在。

接口和流控制

FRAME#－(该信号仅适用于PCI)

IRDY#－启动站就绪

在写事务中启动站就绪由AGP主控置效，表明它已做好向目标提供所有数据的准备。在读数据事务中，IRDY#表示主控已做好准备从目标读取当前所需数据的随后块。在读数据事务中，主控不能阻塞起始数据块传输。

TRDY#－目标就绪

在一个可用小于或等于4个AGP时钟周期完成的读数据事务中，TRDY#由AGP目标在其准备提供所有数据时置效。在耗时稍长的读数据事务中，TRDY＃的置效表示目标准备提供起始或随后数据块。在写数据事务中，TRDY＃由目标置效以表示它准备接收数据的随后块。在快写事务中，图形加速器是事务的目标，而核心逻辑是发起者。图形加速器置效TRDY#来表示核心逻辑准备接收数据的一个随后块。

DEVSEL#－设备选择（仅用于PCI）

WBF#－写缓冲满（可选用）

写缓冲满可以用做快速目标（图形加速器）的一个输出，以阻止核心逻辑块发起快写事务。当它被置效时，核心逻辑被禁止发起快写事务。它是一个可选择信号。

RBF#－读缓存满

当AGP主控不能接受当前所需的低优先权的读数据时，它置效RBF#。因此当RBF＃保持置效时，目标被禁止发起数据返回。恰当地使用RBF＃将使主控所要求的低优先级缓冲区数目最小化。

仲裁与状态

REQ#－总线请求

当AGP主控要求占有AD和C/BE总线来向目标传送一个或多个事务时，它发出Request信号。在发出最后一个请求的时钟周期中，REQ#被取消，当它被取消时，它必须在至少一个时钟周期内保持取

消状态。

GNT＃和ST[2::0]－总线授权与状态总线

AGP时钟，数据频闪和请求频闪

CLK-AGP 时钟

AD_STB0和AD_STB1－数据选通

AD_STB0#和AD_STB1#—数据选通补码

SB_STB－边带选通

SB_STB#－边带选通补码

系统

INTA#和INTB#－中断针脚

USB

USB+和USB-－通用串行总线架构的数据队列

OVRCNT#－USB电流过载

电源管理

PME#－电源管理事件

扩展

TYPDET#－Vddq类型接收

出错报告

PERR#－奇偶校验错（仅PCI）

SERR#－系统错误

附AGP接口相关信息

图1 左侧最长的插槽为ISA插槽（黑色），中间白色的为PCI插槽，右边棕色的插槽为AGP插槽。

图2 AGP插槽与显卡的对应引脚（分为Side A1 Side A2 Side B1 Side B2）

AGP是Accelerated Graphics Port(图形加速端口)的缩写，是显示卡的专用扩展插槽，它是在PCI图形接口的基础上发展而来的。AGP

规范是英特尔公司解决电脑处理(主要是显示)3D图形能力差的问题而出台的。AGP并不是一种总线，而是一种接口方式。随着3D游戏做得越来越复杂，使用了大量的3D特效和纹理，使原来传输速率为133MB/sec的PCI总线越来越不堪重负，籍此原因Intel才推出了拥有高带宽的AGP接口。这是一种与PCI总线迥然不同的图形接口，它完全独立于PCI总线之外，直接把显卡与主板控制芯片联在一起，使得3D图形数据省略了越过PCI总线的过程，从而很好地解决了低带宽PCI接口造成的系统瓶颈问题。可以说，AGP代替PCI成为新的图形端口是技术发展的必然。

AGP标准分为AGP1.0(AGP 1X和AGP 2X),AGP2.0(AGP

4X),AGP3.0(AGP 8X)。

AGP Pro

AGP Pro接口与AGP 2.0同时推出，这是一种为了满足显示设备功耗日益加大的现实而研发的图形接口标准，应用该技术的图形接口主要的特点是比AGP 4x略长一些，其加长部分可容纳更多的电源引脚，使得这种接口可以驱动功耗更大（25-110w）或者处理能力更强大的AGP显卡。这种标准其实是专为高端图形工作站而设计的，完全兼容AGP 4x规范，使得AGP 4x的显卡也可以插在这种插槽中正常使用。AGP Pro在原有AGP插槽的两侧进行延伸，提供额外的电能。它是用来增强，而不是取代现有AGP插槽的功能。根据所能提供能量的不同，可以把AGP Pro细分为AGP Pro110和AGP Pro50。

在某些高档台式机主板上也能见到AGP Pro插槽，例如华硕的许多主板。

AGP3.0（AGP8X）

2000年8月，Intel推出AGP3.0规范，工作电压降到0.8V，为了防止用户将非0.8V显卡使用在AGP 0.8V插槽上，Intel专门为AGP 3.0插槽和主板增加了电子ID，可以支持1.5V和0.8V信号电压。并增加了8x模式，这样它的数据传输带宽达到了2133MB/sec，数据传输能力相对于AGP 4X成倍增长，能较好的满足当前显示设备的带宽需求。

不同AGP接口的模式传输方式不同。1X模式的AGP，工作频率达到了PCI总线的两倍—66MHz，传输带宽理论上可达266MB/s。AGP 2X工作频率同样为66MHz，但是它使用了正负沿（一个时钟周期的上升沿和下降沿）触发的工作方式，在这种触发方式中在一个时钟周期的上升沿和下降沿各传送一次数据，从而使得一个工作周期先后被触发两次，使传输带宽达到了加倍的目的，而这种触发信号的工作频率为133MHz，这样AGP 2X的传输带宽就达到了266MB/s×2（触发次数）＝533MB/s的高度。AGP 4X仍使用了这种信号触发方式，只是利用两个触发信号在每个时钟周期的下降沿分别引起两次触发，从而达到了在一个时钟周期中触发4次的目的，这样在理论上它就可以达到266MB/s×2（单信号触发次数）×2（信号个数）＝1066MB/s的带宽了。在AGP 8X规范中，这种触发模式仍然使用，只是

触发信号的工作频率变成266MHz，两个信号触发点也变成了每个时钟周期的上升沿，单信号触发次数为4次，这样它在一个时钟周期所能传输的数据就从AGP4X的4倍变成了8倍，理论传输带宽将可达到266MB/s×4（单信号触发次数）×2（信号个数）＝2133MB/s的高度了。

AGP标准

说明：上图所示为AGP槽的总线及重要测试点，其中8个信号测试点和PCI是一样的。

图中测试点的电压：12V由黄线提供，5.0V由红线提供，

3.3V由橙线提供

RST：复位测试点，正常电压3.3V~0V

CLK：时钟测试点，正常电压1.1V~1.6V，66MHZ，P3主板多由北桥提供，P4主板大多由时钟芯片提供

VCC：表示直流电

VDDQ：电压识别脚，不同规格的AGP槽，VDDQ电压也不一样，2X显卡3.3V，4X显卡4.5V，8X显卡0.8V。