2024年2月17日发(作者：)

技嘉GA_Z170N_GAMING5时序分析完美修订版

附电路图

原创帖请求加精

由于新主板1xx和2xx以及3xx的电路设计基本上一样，希望我的分析能给大家带来一些启示

待机阶段

1. VCCRTC

CMOS电池经过一个1k（NRB）电阻和一个双二极管（ND1），产生N_RTCVDD给桥的实时时钟电路供电，以保存CMOS设置参数，保证时钟芯片的运行。

2. RTCRST#

CMOS电池经过一个1k（NRB）电阻和一个双二极管（ND1），经过一个电阻（NR172）限流，经过一个电容（NC20）延时后，产生N_RTCRST给桥BC10脚，复位桥内的实时时钟电路，桥内的实时时钟电路开始工作。

3. SRTCRST#

CMOS电池经过一个1k（NRB）电阻和一个双二极管（ND1），变成N_RTCVDD给桥的同时，经过一个电阻（NR66）限流，在经过一个电容（NC1）延时，产生N_SRTCRST信号送给桥的BB10脚，复位桥内的ME模块。什么是ME模块？我个人理解就是英特尔嵌入到桥内的一个小电脑，这个小电脑本身就是一个独立的电脑，英特尔可以通过它对你的电脑进行升级。鬼才知道是不是光明正大的留后门。这家伙的权限超高，还没开机就已经获得了复位信号。所以全国产的电脑实在是很有必要呀！

4. 32.768HZ晶振

桥得到VCCRTC供电和RTCRST后，实时时钟晶振起振，产生32.768hz的时钟信号，提供给桥RTC模块、SPI模块、和ME模块使用。

5. VCCDSW_3p3（深度睡眠待机电压）

本身这个Z170的桥是支持深度睡眠的，但是这块主板显然是不支持这个功能，直接把深度睡眠待机电压接到了3VDUAL_PCH上，取消了深度睡眠功能。

6. DSW_PWROK（深度睡眠待机好）

这个信号是由IO的53脚发出的DPWORK更名为N_PCH_DPWROK，然后给桥的AV11脚，中间由3V双路供电提供上拉。因为此信号必须要在IO工作后才能产生，所以很显然是取消了深度睡眠功能。

7. SLP_SUS#

桥发出的SLP_SUS#信号出来后命名为N_DEPSLP信号，本来这个信号可以控制主待机电压好（RSMRST）实现深度睡眠，可惜主板取消了深度睡眠功能，由“不上件”看出来，其实这个信号相当于悬空了。

8. +5VSB

前面的深度睡眠都取消了，假设从现在插入ATX电源，紫色线输出+5VSB。

9. 5VDUAL（5v双路供电）

当插入ATX电源后，紫色线输出5VSB待机供电。经过P沟道MOS管（Q31），转变为5VDUAL电压。由于Q31为P沟道，所以1脚为低电压导通，将5VSB转变为5VDUAL。

注意：这里我重点讲一下5V双路供电的实现

5v双路电压的开启信号5VAUX_SW是由IO的46脚输出的。

待机时，刚开始插入ATX电源，没有IO的供电，IO不能满足工作条件，所以这个信号相当于是悬空状态。所以Q31的1脚得到的电压，是经过了5VSB被三个电阻（R52、R53、R56）分压后的电压，这个电压很低，只能够保证Q31的导通。Q30前级的电路由于没有供电，处于关断状态。这个时候的5VDUAL由5VSB供电。

开机后，IO从46脚输出5VAUX_SW，注意这里的信号是高电平有效，这个电压将会使Q51导通，Q32截止，Q30导通，直接将ATX提供的VCC（红色5V）转变为5VDUAL。同时Q311脚的电压由于5VAUX_SW高电平的加入，电压升高，Q31关闭。这时5VDUAL由ATX的VCC5V直接供电。

这样就实现了5VDUAL电压的切换。

10. 3VDUAL（3v双路供电）

3VDUAL是从5VDUAl得到的，中间通过一个L1085三端线性降压器的降压，得到了3VDUAL电压。

当开机时，由ATX的VCC3（橙色3.3V）直接取代3VDUAL供电。

11. 3VDUAL_PCH

IO以及桥在待机及深度睡眠的主供电。由一颗1117（三端线性稳压器）将ATX 5VSB电压转化得到。由于取消了深度睡眠功能，简化了供电电路，直接由线性稳压器输出。

12. VCCPRIM_3p3

桥的主待机供电，待机时由3VDUAL提供，开机后由VCC3（ATX橙色3.3V）提供。

13. VCCPRIM_1P0

这个电压也是桥在待机状态的主电压，直接和VCC1_0_PCH相连。

待机时，电路产生3VDUAL电压后，经电阻分压（NPR16和NPR17）将NPQ3（pnp三极管）打开，NPQ4(N沟道MOS管)的G极电压为0，NPQ4关闭。产生P1V0_PCH_EN信号将NPU1（PWM芯片）开启，将5VDUAL电压降压为VCC1_0_PCH电压，为桥供电。

开机后电路从12V（ATX黄12v）取电，产生VCC1_0_PCH电压

并且VCCST_VCCPLL和VCC1_0_PCH以0欧电阻（NR1）直接相连，产生锁相环供电。

14. RSMRST#（主待机电压好）

当前面各项条件满足后，IO由114脚发出O_RSMRST到桥的BA11脚，告知桥主待机电压已经满足，可以随时开机上电。

触发开机

15. SUSCLK（桥发出的32.768HZ时钟）

桥收到IO的RSMRST#信号后，会由桥发出32.768hz时钟，笔记本中会发给EC，用于同步EC和桥的实时时钟。这里提供给了板载的WIFI芯片。

16. PWRBTN#（按开机键）

按开机键产生_PWRBTSW信号，送至IO的104脚。IO发出O_PWRBTSW信号到桥的AT13脚

17. SLP_S5#

当桥接收到IO发出的开机信号后，桥发出了SLP_S5#信号。这个信号在这个主板中用来开启，主板雷电接口的复位。

18. SLP_S4#

这个信号被用于开启DDR的VPP_25V供电。

由桥发出的SLP_S4#信号，被命名为N_S4_S5送至MAQ8的栅极，开启MAQ8管。当MA_EN信号正常时，MAQ9也被开启，5VSB被拉低，MAQ7关闭，这时VPP25_EN为高电平，开启MAU3芯片，产生VPP_25V供电。由于VPP_25V的电压开启，需要MA_EN的参与，所以这个电压的产生晚于内存主供电。也就是说在SLP_S3#以后才能产生VPP_25V电压。

19. SLP_S3#（非常重要的信号，开启ATX供电和内存供电）

IO的100脚收到桥AW15脚传来的N_SLP_S3#信号后，从IO的105脚发出_PSON信号，将ATX绿线电压拉低，ATX开始输出各路ATX供电VCC（+5V）、VCC3（+3.3v）、+12V

由桥的AW15脚发出的N_SLP_S3信号，送至IO的100脚，IO收到这个信号后从93脚，发出MA_EN信号。这个信号十分重要，是全板供电的重要路标。

产生各路重要供电

20. VDDQ（内存主供电）

IO发出的MA_EN信号，将MAQ11打开，将MAQ10闭合，DDR_EN为高电平。它送至MAU2（PWM芯片）开启PWM电路，将5VDUAL降压为VDDQ（1.2V内存主供电）

21. DDRVTT（内存跟随电压）

由CPU的AC36脚发出的DDR_VTT_CNTL信号，经过0欧电阻NAR110更名为DDRVTT_EN，送至MAU1的第7脚，开启DDRVTT电压（1.1V），注意：这个有点逻辑不清楚，根据标准时序，他就应该在VDDQ产生后产生，但是根据电路分析，CPU工作了以后它才能被开启。我查了资料，书面解释VTT主要为DDR的地址、控制线等信号的信号完整性而提供的终端电阻电源。也叫做跟随电压，它要跟随VDDQ。有资料称，这个电压是为了稳定内存信号传输，即使去掉也不一定会影响电路运行。所以我猜可能这个电压在这里是没有出现的，到了CPU开始工作了，才能正常输出电压。

22. SLP_A#、SLP_LAN#、SLP_0#

这个三个个信号没有用，被悬空

23. VCCIO（总线供电）

IO从42脚发出VCCIO_EN经更名为VCCIO_EN_1后，送至DCU1（LM358比较器）5脚，经电路线性降压，将VDDQ降压为VCCIO（0.95V总线供电）

24. VCCSA（系统代理供电）

当内存主供VDDQ电和总线供电VCCIO都正常后，DCQ3和DCQ4都导通，DCQ2的G极为低电平，DCQ2截止。

VCCSA_EN为高电平，送至DCU1（lm358）的3脚，电路线性输出VCCSA为系统代理供电。

25. VR_ENABLE（CPU主供电，这个也是由SLP_S3#开启的，参考了华硕厂的资料得知）

注意：这个信号是VCC3和+12正常后，被SLP_S3#在IO内部开启的，（被SLP_S3#开启内存主供电VDDQ后，经过电路转化，产生VTTDDR供电，根据标准时序应该是这样的，但是这个板子对于VTTDDR的出现与否没有检测电路，只有等CPU工作后才会输出信号控制VTTDDR的电压。）条件正常后，IO 43脚发出VTT_PWRGD信号，到CPU电源管理芯片的8脚，开启CPU的核心供电VCORE。这时电源管理芯片无法读取SVID还没有正常开始工作。

26. VCCST_VCCPLL（锁相环供电）

由于前面已经由VCCST_VCCPLL和VCC1_0_PCH以0欧电阻（NR1）直接相连，产生了锁相环供电和VCCST电压。所以此时这个电压已经产生了。

27. PWOK（ATX灰线的电源好）

主供电VCC3到达+2.1V后，延迟300到500毫秒，ATX电源灰线输出PWOK信号给IO的48脚，告知IO ATX电源好。

28. N_PCH_VRMPWRGD和SYS_PWROK

当IO发出了VTT_PWRGD开启了CPU电源管理芯片后，经过延时。

由IO第85脚，发出N_PCH_VRMPWRGD经过一个0欧电阻（NR30）后改名为PCH_PWROK。

当IO接收到ATX电源灰线发出的PWOK后，由IO的 61脚，发出O_PWROK1经过一个0欧电阻（NR29）后改名为PCH_PWROK。

由N_PCH_VRMPWRGD和O_PWROK1相与以后得到的PCH_PWROK，被送至桥的AW11脚，告诉桥S0状态电压正常

由N_PCH_VRMPWRGD和O_PWROK1再次相与以后得到的SYS_PWROK，被送至桥的AY1脚，告诉桥系统供电正常

29. VCCST_PWRGD

由电路转化将N_PCH_VRMPWRGD变为CPU_VCCST_PWOK，送至CPU的U2脚。

30. 25M晶振起振

当桥收到PCH_PWROK后，桥的25M晶振起振，产生各路主时钟信号，给各芯片正常工作提供必要条件。

31. PROCPWRGD

桥从AM3脚发出PROCPWRGD同时IO的80脚发出CPUPWRGD信号两者相与，得到N_CPUPWROK信号，告之CPU开始工作，CPU第一次发送SVID给电源管理芯片，开始输出VCORE

32. PLTRST#

根据时序当桥收到SYS_PWROK后，桥发出平台复位信号N_PFMRST给IO的66脚，IO收到平台复位信号后，发出其他设备的复位信号。

33. DRAM_RESET#(内存服务)

桥BC14脚发出_DDR3_RST信号到内存槽，将内存复位。

34. PLTRST_CPU#（CPU复位）

桥AK2脚发出PLTRST_CPU#更名为N__CPURST到CPU的E7脚将CPU复位。

35. 开始跑码，读取BIOS

当得到复位信号后CPU通过DMI总线通过桥的SPI总线读取BIOS。

36. CPU SVID

自检过内存以后，CPU再次发出PVIDSLCK、PVIDALRT、PVIDSOUT信号给CPU电源管理芯片，重置VCORE电压

37. VCCGT

通过CPU的PVIDSLCK、PVIDALRT、PVIDSOUT信号给CPU电源管理芯片，产生集显供电，显示器亮机。