2024年4月11日发(作者：)
1)PCI LOCAL BUS SPEC V2.2
主讲人:关永聪
2)内容简介
3)Chapter 1 introduction
1.1PCI总线概述.PCI全称peripheral component interconnect special interest group,简称PCISIG.
标准的PCI系统架构
4)1.2 PCI 总线的特性及优点
1.高性能:33M时钟,32位数据总线,数据传输率可达132M/S.
2.线性突发传输.PCI总线支持线性突发传输,可确保总线不断满载数据.
3.极少的存取延迟,可大副减低外设取得总线控制权的时间.
4.采用总线主控和同步操作.
5.不受处理器的限制.
6.适合各种机型.
7.预留了发展空间.
5)Chapter 2 signal definition
对于只作为目标的设备,PCI需要至少47条信号线;若只作为主设备,则需49条 信号线.
6)2.1信号类型定义
S/T/S:表示一持续的低电平有效的三态信号.
O/D:表示漏极开路,允许多个设备以线或的型式共同驱动和分享.
IN:输入,是一标准的只作输入的信号.
OUT:输出,是一标准的输出驱动信号.
T/S:表示一双向的三态输入输出信号.
S/T/S:表示一持续的低电平有效的三态信号.
O/D:表示漏极开路,允许多个设备以线或的型式共同驱动和分享.
7)2.2 信号引脚定义
2.2.1系统引脚
CLOCK(IN):PCI的信号,除RST,INTA#,INTB#,INTC#,INTD#外,都在CLOCK的 上升沿有效或采样.
RESET#(IN):用来使PCI专用的特性寄存器和序列发生器相关的信号恢复规定 的初始状态.
2.2.2地址与数据引脚
AD[31::00](T/S):是地址数据多路复用的输入输出信号.在FRAME#有效时 ,为地址期;在
IRDY#.TRDY#同时有效时是数据期.
C/BE[3::0](T/S):总线命令与字节使能.
PAR[T/S]:奇偶校验.
2.2.3接口控制引脚.
FRAME#(S/T/S):帧开始信号.
IRDY#(S/T/S):主设备准备好.
TRDY#(S/T/S):从设备准备好.
8)
STOP#(S/T/S):停止传送数据.
LOCK#(S/T/S):锁定信号.
IDSEL(IN):初始化设备选择信号.
DEVSEL#(S/T/S):设备选择信号.
2.2.4仲裁引脚.
REQ#(T/S):总线占用请求.
GNT#(T/S):总线占用允许.
2.2.5错误报告引脚.
PERR#(S/T/S):奇偶校验错误报告.
SERR#(O/D):系统错误报告.
2.2.5中断引脚.
INTA# INTB# INTC# INTD#(O/D):请求一个中断,后三个只能用于多功能 设备.
2.2.6其它可选信号引脚.
9)
PRSNT[1::2]#(IN):PCI SLOT 中是否有卡.
CLOCKUN#(IN,O/D,S/T/S):只用在PCI MOBILE 中,在CONNECTOR中没定义.
M66EN(IN):PCI总线频率为66M.
PME#(O/D):电源管理事件.
3.3Vaux(IN):3.3V辅助电源输入.
2.2.7 64位扩展引脚(可选).
A/D[63::32](T/S)
C/BE[7::4](T/S)
REQ64#(S/T/S):64位传送请求.
ACK64#(S/T/S):64位传送应答.
10)
PAR64(T/S):高32位奇偶校验.
JTAG/Boundary Scan Pins (可选)
TCLK(IN):在检查存取操作时检查时钟.
TDI(IN):在检查存取操作时检查输入.
TDO(OUT):在检查存取操作时检查输出.
TMS(IN):在检查存取操作时控制控制器的状态.
TRST#(IN):在检查存取操作时初始化控制器.
2.2.9 System Management Bus接口引脚.(可选)
11)Chapter 3 bus operation
SMBCLK(O/D):System Management Bus时钟.
SMBDAT(O/D):System Management Bus数据.
发布评论