2024年5月30日发(作者：)

PCI-E 布线规则

1、从金手指边缘到PCIE芯片管脚的走线长度应限制在4英寸（约100MM）以内。

2、PCIE的PERP/N，PETP/N，PECKP/N是三个差分对线，注意保护（差分对之间

的距离、差分对和所有非PCIE信号的距离是20MIL，以减少有害串扰的影响和电磁干扰

（EMI）的影响。芯片及PCIE信号线反面避免高频信号线，最好全GND）。

3、差分对中2条走线的长度差最多5MIL。2条走线的每一部分都要求长度匹配。差

分线的线宽7MIL，差分对中2条走线的间距是7MIL。

4、当PCIE信号对走线换层时，应在靠近信号对过孔处放置地信号过孔，每对信号建

议置1到3个地信号过孔。PCIE差分对采用25/14的过孔，并且两个过孔必须放置的相

互对称。

5、PCIE需要在发射端和接收端之间交流耦合，差分对的两个交流耦合电容必须有相

同的封装尺寸，位置要对称且要摆放在靠近金手指这边，电容值推荐为0.1uF，不允许使

用直插封装。

6、SCL等信号线不能穿越PCIE主芯片。

合理的走线设计可以信号的兼容性，减小信号的反射和电磁损耗。PCI-E 总线的信号

线采用高速串行差分通信信号，因此，注重高速差分信号对的走线设计要求和规范，确保

PCI-E 总线能进行正常通信。

PCI-E是一种双单工连接的点对点串行差分低电压互联。每个通道有两对差分信号：

传输对Txp/Txn，接收对Rxp/Rxn。该信号工作在2.5 GHz并带有嵌入式时钟。嵌入式时

钟通过消除不同差分对的长度匹配简化了布线规则。

随着PCI-E串行总线传输速率的不断增加，降低互连损耗和抖动预算的设计变得格外

重要。在整个PCI-E背板的设计中，走线的难度主要存在于PCI-E的这些差分对。图1提

供了PCI-E高速串行信号差分对走线中主要的规范，其中A、B、C和D四个方框中表示

的是常见的四种PCI-E差分对的四种扇入扇出方式，其中以图中A所示的对称管脚方式扇

入扇出效果最好，D为较好方式，B和C为可行方式。接下来本文将对PCI-E LVDS信号

走线时的注意事项进行总结：

图 1 PCI-E 差分线布线规范

（1）对于插卡或插槽来说，从金手指边缘或者插槽管脚到PCI-E Switch 管脚的走线

长度应限制在4英寸以内。另外，长距离走线应该在PCB上走斜线。

（2）避免参考平面的不连续，譬如分割和空隙。

（3）当 LVDS 信号线变化层时，地信号的过孔应放得靠近信号过孔，对每对信号的