2024年6月13日发(作者:)
CameraLink接口
1. CameraLink接口简介
1.1 CameraLink标准概述
Camera Link 技术标准是基于 National Semiconductor 公司的 Channel Link 标准发展而来的,
而 Channel Link 标准是一种多路并行 LVDS 传输接口标准。
低压差分信号( LVDS )是一种低摆幅的差分信号技术,电压摆幅在 350mV 左右,具有扰动小,跳
变速率快的特点,在无失传输介质里的理论最大传输速率在 。 90 年代美国国家半导体公司( National
Semiconductor )为了找到平板显示技术的解决方案,开发了基于 LVDS 物理层平台的 Channel Link 技
术。此技术一诞生就被进行了扩展,用来作为新的通用视频数据传输技术使用。
如图所示, Channel Link 由一个并转串信号发送驱动器和一个串转并信号接收器组成,其最高数
据传输速率可达 。数据发送器含有 28 位的单端并行信号和 1 个单端时钟信号,将 28 位 CMOS/TTL
信号串行化处理后分成 4 路 LVDS 数据流,其 4 路串行数据流和 1 路发送 LVDS 时钟流在 5 路 LVDS
差分对中传输。接收器接收从 4 路 LVDS 数据流和 1 路 LVDS 时钟流中把传来的数据和时钟信号恢复
成 28 位的 CMOS/TTL 并行数据和与其相对应的同步时钟信号。
图 camera link接口电路
1.2 CameraLink端口和端口分配
1.2.1 端口分配
在基本配置模式中,端口 A 、 B 和 C 被分配到唯一的 Camera Link 驱动器 / 接收器对上;在中
级配置模式中,端口 D 、 E 和 F 被分配到第二个驱动器 / 接收器对上;在完整配置模式中,端口 A 、
B 和 C 被分配到第一个驱动器 / 接收器对上,端口 D 、 E 和 F 被分配到第二个驱动器 / 接收器对
上,端口 G 和 H 被分配到第三个驱动器 / 接收器对上。表给出了三种配置的端口分配, Camera Link
芯片及连接器的使用数量情况。
表 3种配置模式的端口分配
配置模式
基本
中级
完整
端口
A,B,C
A,B,C,D,E,F
A,B,C,D,E,F,G, H
芯片数量
1
2
3
连接器数量
1
2
2
图 各种配置下的端口连接关系
1.2.2 端口的位分配
从表中我们可以看出在 3 种 Camera Link 配置模式中,图像数据位是怎样分配到端口的。这种位
分配方式已经被应用于市场上最流行的相机上了。
表 Camera Link 接口的端口分配
驱动器输入信号
Strobe
LVAL
FVAL
DVAL
Spare
PortA0 , PortD0 , PortG0
PortA1 , PortD1 , PortG1
PortA2 , PortD2 , PortG2
PortA3 , PortD3 , PortG3
PortA4 , PortD4 , PortG4
PortA5 , PortD5 , PortG5
PortA6 , PortD6 , PortG6
PortA7 , PortD7 , PortG7
PortB0 , PortE0 , PortH0
PortB1 , PortE1 , PortH1
PortB2 , PortE2 , PortH2
PortB3 , PortE3 , PortH3
PortB4 , PortE4 , PortH4
PortB5 , PortE5 , PortH5
PortB6 , PortE6 , PortH6
PortB7 , PortE7 , PortH7
PortC0 , PortF0
PortC1 , PortF1
PortC2 , PortF2
PortC3 , PortF3
PortC4 , PortF4
PortC5 , PortF5
PortC6 , PortF6
PortC7 , PortF7
对应芯片引脚
TxCLK Out/TxCLK In
TX/RX24
TX/RX25
TX/RX26
TX/RX23
TX/RX0
TX/RX1
TX/RX32
TX/RX3
TX/RX4
TX/RX6
TX/RX27
TX/RX5
TX/RX7
TX/RX8
TX/RX9
TX/RX12
TX/RX13
TX/RX14
TX/RX10
TX/RX11
TX/RX15
TX/RX18
TX/RX19
TX/RX20
TX/RX21
TX/RX22
TX/RX16
TX/RX17
如果只用端口 D 和 G ,那么它们与器件的连接方法与端口 A 相同。同样,如果使用端口 E 和 H ,
它们与器件连接方法同端口 B 的相同,端口 F 的与端口 C 的相同。
如果相机在每个周期内仅输出 1 个像素,那么就使用分配给像素 A 的端口;如果相机在每个周期
内输入 2 个像素,那么使用分配像素 A 和像素 B 的端口;如果在每个周期内输出 3 个像素,那么使
用分配给像素 A 、 B 和 C 的端口;依次类推至相机每周期输出 8 个像素,那么分配给 A ~ H 的 8 个
端口都将被使用。
2. CameraLink接口模块设计
2.1 功能描述
该模块主要根据被测FPGA发来的图像地址信号将DDR2中的指定图像数据读取出来,并且分五路发
送给CameraLink接口,由CameraLink图像采集卡接收并传给上位机显示。


发布评论